特征

●電源：+2.7V至+5.5V

●微功率運(yùn)行：5伏時(shí)為950微安

●16位單調(diào)超溫

●沉降時(shí)間：10μs至±0.003%FSR

●超低交流串?dāng)_：–100dB典型值

●上電復(fù)位至零刻度

●具有軌對(duì)軌操作的片上輸出緩沖放大器

●雙緩沖輸入架構(gòu)

●同步或順序輸出更新和斷電

●16頻道廣播能力

●施密特觸發(fā)輸入

●TSSOP-16包

應(yīng)用

●便攜式儀表

●閉環(huán)伺服控制

●過程控制

●數(shù)據(jù)采集系統(tǒng)

●可編程衰減

●PC外圍設(shè)備

說明

DAC8534是一個(gè)四通道，16位數(shù)模轉(zhuǎn)換器（DAC），提供低功耗操作和靈活的串行主機(jī)接口。每個(gè)片上精密輸出放大器允許在2.7V至5.5V的供電范圍內(nèi)實(shí)現(xiàn)軌對(duì)軌輸出擺動(dòng)。該設(shè)備支持標(biāo)準(zhǔn)的3線串行接口，能夠在IOVDD=5V時(shí)輸入數(shù)據(jù)時(shí)鐘頻率高達(dá)30MHz。

DAC8534需要外部參考電壓來設(shè)置每個(gè)DAC通道的輸出范圍。該裝置還包括一個(gè)通電復(fù)位電路，該電路可確保DAC在零刻度下輸出加電，并保持在那里直到發(fā)生有效的寫入。DAC8534提供每通道斷電功能，通過串行接口訪問，將5V時(shí)每個(gè)通道的電流消耗降低到200nA。

該設(shè)備在正常運(yùn)行時(shí)的低功耗使其非常適合便攜式電池供電設(shè)備和其他低功耗應(yīng)用。5V時(shí)功耗為5mW，在斷電模式下，功耗降至4μW。

DAC8534采用TSSOP-16封裝，其規(guī)定工作溫度范圍為-40°C至+105°C。

串行寫入操作

典型特征

TA=+25°C時(shí)，除非另有說明。

操作理論

DAC部分

DAC8534的每個(gè)通道的結(jié)構(gòu)由一個(gè)電阻串DAC和一個(gè)輸出緩沖放大器組成。圖1顯示了DAC架構(gòu)的簡化框圖。

每個(gè)設(shè)備的輸入編碼為單極性直二進(jìn)制，因此理想輸出電壓由以下公式給出：

其中D=加載到DAC寄存器的二進(jìn)制代碼的十進(jìn)制等效值；它的范圍從0到65535。

VOUTX指信道A或通過D。

電阻串

電阻串部分如圖2所示。它只是一個(gè)除以2的電阻器后面跟著一串電阻器。加載到DAC寄存器中的代碼確定在串上的哪個(gè)節(jié)點(diǎn)上電壓被分接。然后，通過關(guān)閉將串連接到放大器的開關(guān)之一，將該電壓施加到輸出放大器上。

輸出放大器

每個(gè)輸出緩沖放大器能夠在其輸出上產(chǎn)生軌道環(huán)行電壓，其輸出范圍接近0V至AVDD（必須考慮增益和偏移誤差）。每個(gè)緩沖器能夠驅(qū)動(dòng)2kΩ的負(fù)載，并將1000pF的負(fù)載傳輸至GND。輸出放大器的源極和陷波能力可以從典型特性中看出。

串行接口

DAC8534使用與SPI兼容的3線串行接口（同步、SCLK和DIN）™，QSPI™，和微絲™ 接口標(biāo)準(zhǔn)，以及大多數(shù)DSP。有關(guān)典型寫入順序的示例，請(qǐng)參閱串行寫入操作時(shí)序圖。

寫入順序從同步線的低電平開始。來自DIN線的數(shù)據(jù)被時(shí)鐘送入SCLK每個(gè)下降沿的24位移位寄存器。串行時(shí)鐘頻率可高達(dá)30MHz，使DAC8534與高速DSP兼容。在串行時(shí)鐘的第24下降沿上，最后一個(gè)數(shù)據(jù)位被記錄到移位寄存器中，移位寄存器被鎖定。進(jìn)一步的時(shí)鐘不會(huì)改變移位寄存器數(shù)據(jù)。一旦24位被鎖定到移位寄存器中，8MSB用作控制位，16LSB用作數(shù)據(jù)。在接收到第24個(gè)時(shí)鐘下降沿后，DAC8534對(duì)8個(gè)控制位和16個(gè)數(shù)據(jù)位進(jìn)行解碼以執(zhí)行所需的功能，而無需等待同步上升沿。一個(gè)新的SPI序列從SYNC的下一個(gè)下降沿開始。在24位序列完成之前，同步上升沿會(huì)重置SPI接口；不會(huì)發(fā)生數(shù)據(jù)傳輸。

在這一點(diǎn)上，同步線可以保持在較低的水平，也可以保持在較高的水平。在任何一種情況下，從24號(hào)墜落的最短延遲時(shí)間必須滿足SCLK邊緣到下一個(gè)下降同步邊緣，才能正確開始下一個(gè)循環(huán)。為確保設(shè)備的最低功耗，應(yīng)注意數(shù)字輸入電平盡可能接近每根導(dǎo)軌。（有關(guān)“電源電流與邏輯輸入電壓”傳輸特性曲線，請(qǐng)參閱“典型特性”部分。）

IOVDD和電壓轉(zhuǎn)換器

IOVDD引腳為DAC8534的數(shù)字輸入結(jié)構(gòu)供電。對(duì)于單電源操作，可與AVDD連接。對(duì)于雙電源操作，IOVDD引腳為各種CMOS邏輯系列提供了接口靈活性，并應(yīng)連接到系統(tǒng)的邏輯電源。DAC8534的模擬電路和內(nèi)部邏輯使用AVDD作為電源電壓。外部邏輯高輸入通過電平移位器轉(zhuǎn)換成AVDD。這些電平移位器使用IOVDD電壓作為參考，將輸入邏輯高電平轉(zhuǎn)換為AVDD。無論AVDD電壓如何，IOVDD都能在2.7V到5.5V的電壓范圍內(nèi)工作，這確保了與各種邏輯系列的兼容性。雖然規(guī)定為2.7V，但I(xiàn)OVDD將在低至1.8V的電壓下工作，時(shí)間和溫度性能下降。為了降低功耗，邏輯VIH電平應(yīng)盡可能接近IOVDD，邏輯VIL電平應(yīng)盡可能接近GND電壓。

輸入移位寄存器

DAC8534的輸入移位寄存器（SR）為24位寬，如圖3所示，由8個(gè)控制位（DB16-DB23）和16個(gè)數(shù)據(jù)位（DB0-DB15）組成。前兩個(gè)控制位（DB22和DB23）是地址匹配位。DAC8534提供了額外的硬件支持尋址能力，允許單個(gè)主機(jī)通過一個(gè)SPI總線與最多四個(gè)DAC8534通信，而無需任何粘合邏輯，從而實(shí)現(xiàn)多達(dá)16個(gè)通道的操作。DB23的狀態(tài)應(yīng)該與pina1的狀態(tài)相匹配；同樣，DB22的狀態(tài)應(yīng)該與pina0的狀態(tài)匹配。如果不匹配，DAC8534將忽略控制命令和數(shù)據(jù)（DB21…DB0）。也就是說，如果沒有匹配項(xiàng)，則不尋址DAC8534。地址匹配可以被廣播更新覆蓋，如下所述。

ld1（DB20）和ld0（DB21）用指定的16位數(shù)據(jù)值或斷電命令控制每個(gè)模擬輸出的更新。位DB19是一個(gè)“不關(guān)心”位，它不影響DAC8534的操作，可以是1或0。DAC通道選擇位（DB17、DB18）控制從DAC A到DAC D的數(shù)據(jù)（或斷電命令）的目的地。最終控制位PD0（DB16）選擇DAC8534通道的斷電模式。

DAC8534還支持許多不同的加載命令。加載命令包括廣播命令，以尋址SPI總線上的所有dac8534。加載命令可以總結(jié)如下：

DB21=0和DB20=0：單通道存儲(chǔ)。與DB18和DB17選擇的DAC相對(duì)應(yīng)的臨時(shí)寄存器（數(shù)據(jù)緩沖區(qū)）用SR數(shù)據(jù)（或斷電）的內(nèi)容進(jìn)行更新。

DB21=0和DB20=1：單通道更新。與DB18和DB17選擇的DAC相對(duì)應(yīng)的臨時(shí)寄存器和DAC寄存器用SR數(shù)據(jù)（或斷電）的內(nèi)容進(jìn)行更新。

DB21=1和DB20=0：同步更新。DB18和DB17選擇的一個(gè)通道用SR數(shù)據(jù)更新，同時(shí)，所有其他通道都用先前存儲(chǔ)的數(shù)據(jù)更新（或斷電）。

DB21=1和DB20=1：廣播更新。不管地址匹配與否，SPI總線上的所有dac8534都會(huì)響應(yīng)。如果DB18=0，則SR數(shù)據(jù)將被忽略，來自所有DAC8534的所有通道都將使用先前存儲(chǔ)的數(shù)據(jù)進(jìn)行更新（或斷電）。如果DB18=1，則SR data（或斷電）更新系統(tǒng)中所有DAC8534的所有通道。此廣播更新功能允許同時(shí)更新多達(dá)16個(gè)頻道。

斷電/數(shù)據(jù)選擇如下：

DB16是一個(gè)斷電標(biāo)志。如果設(shè)置了此標(biāo)志，則DB15和DB14選擇表I中所述的設(shè)備的四種斷電模式之一。如果DB16=1，則DB15和DB14不再代表數(shù)據(jù)的兩個(gè)MSB，它們代表表I中描述的斷電條件。與數(shù)據(jù)類似，斷電條件可以存儲(chǔ)在每個(gè)DAC的臨時(shí)寄存器中?？梢允褂脭?shù)據(jù)、斷電或兩者的組合來同時(shí)更新dac。

更多信息請(qǐng)參考表二。

同步中斷

在正常寫入序列中，同步線在SCLK的至少24個(gè)下降沿保持低電平，并且在第24個(gè)下降沿更新尋址的DAC寄存器。但是，如果同步在第24個(gè)下降沿之前升高，它充當(dāng)寫入序列的中斷；移位寄存器復(fù)位，寫入序列被丟棄。數(shù)據(jù)緩沖區(qū)內(nèi)容、DAC寄存器內(nèi)容的更新和操作模式的更改都不會(huì)發(fā)生（參見圖4）。

上電復(fù)位

DAC8534包含上電復(fù)位電路，在通電期間控制輸出電壓。通電時(shí)，DAC寄存器充滿零，輸出電壓設(shè)置為零刻度；它們保持在那里，直到對(duì)相應(yīng)的DAC通道發(fā)出有效的寫入序列和加載命令。這在設(shè)備通電過程中了解每個(gè)DAC輸出的輸出狀態(tài)很重要的應(yīng)用程序中非常有用。在設(shè)備通電之前，不應(yīng)將設(shè)備引腳調(diào)高。

斷電模式

使用DAC8534的四種操作模式。通過在移位寄存器中設(shè)置三位（PD2、PD1和PD0）并對(duì)dac執(zhí)行“加載”操作，可以訪問這些模式。DAC8534提供了一個(gè)基于通道寄存器操作的非常靈活的斷電接口。通道由帶斷電電路的單16位DAC、臨時(shí)存儲(chǔ)寄存器（TR）和DAC寄存器（DR）。TR和DR都是18位寬的。16位和16位TR和DR一樣，可以臨時(shí)存儲(chǔ)16位和16位的數(shù)據(jù)。內(nèi)部電路確保當(dāng)DB16=1時(shí)，DB15和DB14被傳輸?shù)絋R17和TR16（DR17和DR16）。

DAC8534將斷電條件視為數(shù)據(jù)，所有操作模式對(duì)斷電仍然有效?？梢韵蛳到y(tǒng)中的所有dac8534廣播掉電條件，或者可以在更新其他信道上的數(shù)據(jù)的同時(shí)同時(shí)關(guān)閉信道。

DB16、DB15和DB14=100表示所選信道的Hi-Z輸出阻抗的斷電條件。111也是如此。101表示輸出阻抗為1k的斷電條件，110表示輸出阻抗為100k的斷電條件。

當(dāng)兩個(gè)位都設(shè)置為0或1時(shí)，設(shè)備進(jìn)入高阻抗?fàn)顟B(tài)，5V時(shí)的典型功耗為3pA。然而，對(duì)于兩種低阻抗輸出模式，電源電流在5V時(shí)降至100nA（3V時(shí)為50nA）。不僅電源電流下降，而且輸出級(jí)也在內(nèi)部從放大器的輸出切換到已知值的電阻網(wǎng)絡(luò)。這有一個(gè)優(yōu)點(diǎn)，即在斷電模式下，設(shè)備的輸出阻抗是已知的。斷電有三種不同的選擇：輸出通過1kΩ電阻、100kΩ電阻內(nèi)部連接到GND，或者保持開路（高阻抗）。輸出階段如圖5所示。

當(dāng)電源關(guān)閉模式激活時(shí)，所有模擬電路都會(huì)關(guān)閉。當(dāng)PD0設(shè)置為0時(shí)，每個(gè)DAC將退出掉電，新數(shù)據(jù)被寫入數(shù)據(jù)緩沖區(qū)，并且DAC信道接收到“加載”命令。對(duì)于AVDD=5V，退出斷電的時(shí)間通常為2.5μs；對(duì)于AVDD=3V，退出斷電的時(shí)間通常為5μs（請(qǐng)參見典型特性）。

LDAC功能

DAC8534提供軟件和硬件同時(shí)更新功能。DAC8534雙緩沖結(jié)構(gòu)的設(shè)計(jì)使得每個(gè)DAC都可以輸入新的數(shù)據(jù)，而不會(huì)干擾模擬輸出。軟件同步更新能力由Load 1（LD1）和Load 0（LD0）控制位控制。通過將Load 1設(shè)置為“1”，所有DAC寄存器將在第24時(shí)鐘信號(hào)。當(dāng)新的數(shù)據(jù)被輸入到設(shè)備中時(shí)，所有的DAC輸出都可以與時(shí)鐘同步更新。

內(nèi)部DAC寄存器是邊緣觸發(fā)的，而不是電平觸發(fā)的，因此，當(dāng)LDAC引腳信號(hào)從低到高轉(zhuǎn)換時(shí)，當(dāng)前在DAC輸入寄存器中的數(shù)字字被鎖存。此外，它允許在任何時(shí)候?qū)懭隓AC輸入寄存器；然后，可以通過LDAC引腳異步改變DAC輸出電壓。LDAC觸發(fā)器只能在緩沖器通過軟件正確更新后使用。如果只希望通過軟件更新DAC輸出，則必須將LDAC引腳永久性地系在低位。

微處理器接口

DAC8534至8051接口

DAC8534和典型的8051型微控制器之間的串行接口見圖6。接口設(shè)置如下：8051的TXD驅(qū)動(dòng)DAC8534的SCLK，RXD驅(qū)動(dòng)設(shè)備的串行數(shù)據(jù)線。

同步信號(hào)來自8051端口上的位可編程引腳。在這種情況下，使用端口線P3.3。當(dāng)數(shù)據(jù)要傳輸?shù)紻AC8534時(shí)，P3.3取低。8051以8位字節(jié)傳輸數(shù)據(jù)；因此在傳輸周期中只有8個(gè)時(shí)鐘下降沿出現(xiàn)。為了將數(shù)據(jù)加載到DAC，在發(fā)送前8位之后，P3.3保持低位，然后啟動(dòng)第二個(gè)和第三個(gè)寫入周期來傳輸剩余的數(shù)據(jù)。P3.3在第三個(gè)寫入周期完成后取高。8051以首先顯示LSB的格式輸出串行數(shù)據(jù)，而DAC8534則要求其數(shù)據(jù)以MSB作為接收的第一位。因此，8051傳輸程序必須考慮到這一點(diǎn)，并根據(jù)需要“鏡像”數(shù)據(jù)。

DAC8534到微線接口

圖7顯示了DAC8534和任何Microwire兼容設(shè)備之間的接口。串行數(shù)據(jù)在串行時(shí)鐘的下降沿向外移位，并在CK信號(hào)的上升沿被時(shí)鐘送入DAC8534。

DAC8534至68HC11接口

圖8顯示了DAC8534和68HC11微控制器之間的串行接口。68HC11的SCK驅(qū)動(dòng)DAC8534的SCK，而MOSI輸出驅(qū)動(dòng)DAC的串行數(shù)據(jù)線。同步信號(hào)來自端口線（PC7），類似于8051圖。

應(yīng)配置68HC11，使其CPOL位為0，CPHA位為1。此配置使MOSI輸出上顯示的數(shù)據(jù)在SCLK下降沿上有效。當(dāng)數(shù)據(jù)被傳輸?shù)紻AC時(shí)，同步線保持在低位（PC7）。來自68HC11的串行數(shù)據(jù)以8位字節(jié)傳輸，傳輸周期中只有8個(gè)時(shí)鐘下降沿。（數(shù)據(jù)首先被發(fā)送到MSB。）為了將數(shù)據(jù)加載到DAC8534，在前8位被傳輸之后PC7保持低位，然后對(duì)DAC執(zhí)行第二和第三串行寫入操作。PC7在本程序結(jié)束時(shí)取高值。

DAC8534到TMS320 DSP接口

圖9顯示了DAC8534和TMS320數(shù)字信號(hào)處理器（DSP）之間的連接。一個(gè)DSP可以控制多達(dá)四個(gè)DAC8534，而無需任何接口邏輯。

應(yīng)用

電流消耗

DAC8534通常在AVDD=5V時(shí)消耗250μA，在AVDD=3V時(shí)消耗225μA，包括參考電流消耗。如果VIH<<IOVDD，數(shù)字輸入端可能會(huì)出現(xiàn)額外的電流消耗。對(duì)于最有效的電源操作，建議在DAC的數(shù)字輸入端使用CMOS邏輯電平。

在斷電模式下，每個(gè)通道的典型電流消耗為200nA。在向DAC發(fā)出斷電命令后10 ms到20 ms的延遲時(shí)間通常足以使斷電電流降至10μA以下。

驅(qū)動(dòng)電阻和電容負(fù)載

DAC8534輸出級(jí)能夠驅(qū)動(dòng)高達(dá)1000pF的負(fù)載，同時(shí)保持穩(wěn)定。在偏移和增益誤差范圍內(nèi)，當(dāng)驅(qū)動(dòng)電容性負(fù)載時(shí)，DAC8534可以操作軌對(duì)軌。2kΩ的電阻負(fù)載可由DAC8534驅(qū)動(dòng)，同時(shí)實(shí)現(xiàn)1%的典型負(fù)載調(diào)節(jié)。當(dāng)負(fù)載電阻降至2kΩ以下時(shí)，負(fù)載調(diào)節(jié)誤差增大。當(dāng)DAC的輸出在電阻負(fù)載下被驅(qū)動(dòng)到正軌時(shí)，每個(gè)AB類輸出級(jí)的PMOS晶體管都可以進(jìn)入線性區(qū)。當(dāng)這種情況發(fā)生時(shí)，增加的紅外電壓降會(huì)惡化DAC的線性性能。這只發(fā)生在大約最高20毫伏的DAC的輸出電壓特性。如果在滿量程（在電阻負(fù)載條件下）要求良好的線性，則施加到DAC8534的參考電壓可以降低到施加到AVDD的電源電壓以下，以消除這種情況。

串?dāng)_和交流性能

DAC8534體系結(jié)構(gòu)為每個(gè)DAC通道使用單獨(dú)的電阻串，以實(shí)現(xiàn)超低串?dāng)_性能。在相鄰信道的滿標(biāo)度變化期間，在一個(gè)信道上看到的直流串?dāng)_通常小于0.5LSBs。測(cè)量到的交流串?dāng)_（對(duì)于在一個(gè)信道上產(chǎn)生的滿標(biāo)度1kHz正弦波輸出，在另一個(gè)輸出信道上測(cè)量）通常低于-100dB。此外，DAC8534可實(shí)現(xiàn)96dB SNR（信噪比）和65dB THD（總諧波失真）的典型交流性能，使DAC8534成為在4kHz或以下輸出頻率下要求高信噪比的應(yīng)用的可靠選擇。

輸出電壓穩(wěn)定性

DAC8534具有良好的溫度穩(wěn)定性，在器件的指定溫度范圍內(nèi)，典型的輸出電壓漂移為5ppm/°C。這使得每個(gè)通道的輸出電壓在±1°C的環(huán)境溫度變化范圍內(nèi)保持在±25μV的范圍內(nèi)。

良好的電源抑制比（PSRR）性能將AVDD上出現(xiàn)的電源噪聲從輸出端降低到遠(yuǎn)低于10μV-s。結(jié)合良好的直流噪聲性能和真正的16位差分線性度，DAC8534成為閉環(huán)控制應(yīng)用的理想選擇。

穩(wěn)定時(shí)間和輸出故障性能

對(duì)于輸入處的全刻度代碼更改，可在10μs內(nèi)實(shí)現(xiàn)在DAC8534的16位精確范圍內(nèi)的穩(wěn)定時(shí)間。最壞情況下，連續(xù)代碼更改之間的設(shè)置時(shí)間通常小于2μs，使數(shù)字輸入信號(hào)的更新率高達(dá)500ksps（將代碼轉(zhuǎn)換為代碼）。DAC8534的高速串行接口是為了支持這些高更新率而設(shè)計(jì)的。

對(duì)于滿標(biāo)度輸出振蕩，當(dāng)驅(qū)動(dòng)200pF電容性負(fù)載時(shí)，每個(gè)DAC8534通道的輸出級(jí)通常表現(xiàn)出小于100mV的過沖和下沖。由于代碼到代碼的轉(zhuǎn)換沒有跨越Nx4096代碼邊界，代碼到代碼的更改問題非常低。由于DAC8534的內(nèi)部分段，在Nx4096代碼邊界的每個(gè)交叉處都會(huì)發(fā)生代碼到代碼的小故障。當(dāng)N=15時(shí)，這些故障可能接近100nVs，但在~2μs內(nèi)解決。

使用REF02作為DAC8534的電源

由于DAC8534需要極低的電源電流，一種可能的配置是使用REF02+5V精密參考電壓，為DAC8534的電源輸入和參考輸入提供所需的電壓，如圖10所示。如果電源噪聲很大或系統(tǒng)電源電壓不是5V，這一點(diǎn)尤其有用。REF02將為DAC8534輸出穩(wěn)定的電源電壓。當(dāng)電流為855毫安時(shí)，也需要將電流輸入到電流為855毫安的情況下，才需要將電流輸入到電流為0.855毫安的情況下。所需的總典型電流（給定DAC輸出上有5kΩ負(fù)載）為：

使用DAC8534的雙極操作

DAC8534設(shè)計(jì)用于單電源操作，但使用圖11中的電路也可以實(shí)現(xiàn)雙極輸出范圍。所示電路的輸出電壓范圍為±VREF。使用放大器（如OPA703）可以實(shí)現(xiàn)放大器輸出端的軌對(duì)軌操作，如圖11所示。

任何輸入代碼的輸出電壓計(jì)算如下：

其中D表示十進(jìn)制輸入代碼（0–65535）。

VREF=5V，R1=R2=10kΩ：

輸出電壓范圍為±5V，0000H對(duì)應(yīng)于-5V輸出，F(xiàn)FFFH對(duì)應(yīng)于+5V輸出。同樣，使用VREF=2.5V，可以實(shí)現(xiàn)±2.5V的輸出電壓范圍。

布局

一個(gè)精密的模擬元件需要仔細(xì)的布局，足夠的旁路，以及干凈、調(diào)節(jié)良好的電源。

DAC8534提供單電源操作，通常與數(shù)字邏輯、微控制器和，微處理器和數(shù)字信號(hào)處理器。設(shè)計(jì)中的數(shù)字邏輯越多，開關(guān)速度越高，就越難防止輸出端出現(xiàn)數(shù)字噪聲。

由于DAC8534的單接地引腳，所有回流（包括DAC的數(shù)字和模擬回路電流）必須流經(jīng)一個(gè)單點(diǎn)。理想情況下，GND將直接連接到模擬接地層。該平面將與數(shù)字元件的接地連接分開，直到它們連接到系統(tǒng)的電源入口。

應(yīng)用于AVDD的電源應(yīng)調(diào)節(jié)良好，噪音低。開關(guān)電源和DC/DC變換器通常會(huì)在輸出電壓上產(chǎn)生高頻故障或尖峰。此外，數(shù)字元件可以在其內(nèi)部邏輯開關(guān)狀態(tài)下產(chǎn)生類似的高頻尖峰。這種噪聲可以很容易地通過電源連接和模擬輸出之間的各種路徑耦合到DAC輸出電壓中。

與GND連接一樣，AVDD應(yīng)連接到與數(shù)字邏輯連接分離的正電源平面或跡線，直到它們?cè)陔娫唇尤朦c(diǎn)連接。此外，強(qiáng)烈建議將1μF至10μF電容器與0.1μF旁路電容器并聯(lián)。在某些情況下，可能需要額外的旁路，例如100μF的電解電容器，甚至是由電感器和電容器組成的“Pi”濾波器，它們的設(shè)計(jì)基本上都是低通濾波電源，消除高頻噪聲。

一條SPI總線上最多可以使用四個(gè)DAC8534設(shè)備，而無需任何粘合邏輯來創(chuàng)建高通道計(jì)數(shù)解決方案。在上使用多個(gè)DAC8534時(shí)，需要特別注意避免數(shù)字信號(hào)完整性問題同樣的SPI總線。只要這些數(shù)字信號(hào)的上升時(shí)間大于任何兩個(gè)DAC8534設(shè)備之間傳播延遲的6倍，SYNC、SCLK和DIN線路的信號(hào)完整性就不會(huì)成為問題。標(biāo)準(zhǔn)印刷電路板的傳播速度約為6英寸/納秒。因此，如果數(shù)字信號(hào)上升時(shí)間為1ns，建議任何兩個(gè)DAC8534設(shè)備之間的距離不超過1英寸。如果DAC8534s必須在PCB上離得更遠(yuǎn)，則應(yīng)通過放置系列RESI來縮短信號(hào)上升時(shí)間-同步、SCLK和DIN線路驅(qū)動(dòng)程序的TOR。如果任何兩個(gè)DAC8534之間的最大距離必須是6英寸，則上升時(shí)間應(yīng)減少到6納秒，由數(shù)字驅(qū)動(dòng)器上的串聯(lián)電阻器和PCB上的總跟蹤和輸入電容組成的RC網(wǎng)絡(luò)。

機(jī)械數(shù)據(jù)

注：A、所有線性尺寸單位均為毫米。

B、 本圖紙如有更改，恕不另行通知。

C、 主體尺寸不包括不超過0.15的模具飛邊或突出物。

D、 屬于JEDEC MO-153。

　　安芯科創(chuàng)是一家國內(nèi)芯片代理和國外品牌分銷的綜合服務(wù)商,公司提供芯片ic選型、藍(lán)牙WIFI模組、進(jìn)口芯片替換國產(chǎn)降成本等解決方案,可承接項(xiàng)目開發(fā),以及元器件一站式采購服務(wù),類型有運(yùn)放芯片、電源芯片、MO芯片、藍(lán)牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍(lán)牙模組、WI模組及各類模組等電子元器件銷售。（關(guān)于元器件價(jià)格請(qǐng)咨詢?cè)诰€客服黃經(jīng)理：15382911663）

　　代理分銷品牌有：ADI_亞德諾半導(dǎo)體/ALTBRA_阿爾特拉/BARROT_百瑞互聯(lián)/BORN_伯恩半導(dǎo)體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導(dǎo)體/HDSC_華大半導(dǎo)體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國民技術(shù)/NEXPERIA_安世半導(dǎo)體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導(dǎo)體/TD_TECHCODE美國泰德半導(dǎo)體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等

免責(zé)聲明：部分圖文來源網(wǎng)絡(luò)，文章內(nèi)容僅供參考，不構(gòu)成投資建議，若內(nèi)容有誤或涉及侵權(quán)可聯(lián)系刪除。