特征

●單電源+3.3V電源

●B/LVDS接收器輸入接受LVPECL信號

●三態輸出

●信號丟失（LOS）引腳檢測非驅動總線

●接收器輸入閾值<±100 mV

●1.4ns的快速傳播延遲（典型值）

●低抖動400 Mbps全差分數據路徑

●兼容BLVDS 10位SerDes（40MHz）

●兼容ANSI/TIA/EIA-644-A LVDS標準

●提供SOIC和節省空間的LLP封裝

●工業溫度范圍

一般說明

DS92001 B/LVDS-BLVDS緩沖器接收BLVDS輸入信號并提供BLVDS輸出信號。在許多大型系統中，信號分布在背板上，系統速度的限制因素之一是“存根長度”或傳輸線與單個卡上的非標準接收器之間的距離。盡管人們普遍認為，為了最大限度地提高系統性能，這個距離應該盡可能短，但現實世界中的封裝連接器通常很難使存根盡可能短。

DS92001的邊緣轉換針對開關頻率在200 MHz或以下的多點背板進行了優化。在一些可能存在長存根的系統中，輸出邊緣速率非常關鍵，利用慢轉換可以獲得更長的存根長度。

在LLP（無鉛引線框架封裝）封裝中提供的DS92001將允許接收器輸入非常靠近主傳輸線，從而提高系統性能。

寬輸入動態范圍允許DS92001接收來自LVPECL和LVDS的差分信號消息來源。這個將允許設備同時充當LVPECL  BLVDS轉換器的角色。

LOS引腳在輸入端檢測非驅動B/LVDS總線狀態，并提供有效的低輸出。當輸入未被驅動時，LOS引腳可與設備的輸出使能引腳（EN）相連，以產生三態輸出狀態。LOS引腳也可在本地用于通知系統總線狀態。

連接和方框圖

功能操作

訂購信息

直流測試電路

交流測試電路和時序圖

典型應用

申請信息

DS92001可用作“存根隱藏器”。在許多系統中，信號分布在背板上，系統速度的限制因素之一是“存根長度”或傳輸線與單個卡上未受限制的接收器之間的距離。見圖10。雖然人們普遍認為，為了最大限度地提高系統性能，這個距離應該盡可能短，但現實世界中的封裝問題和PCB設計往往使存根很難像設計者希望的那樣短。DS92001是LLP（無鉛引線框架封裝）封裝中提供的，它允許將接收器放置在離主傳輸線非常近的背板上，或者非常靠近卡上的連接器，從而提高系統性能。到LVDS接收器的較長記錄道可以放在DS92001之后。這種非常小的LLP封裝比SOIC封裝節省了75%的空間。

DS92001也可以用作中繼器，如圖11所示。信號被恢復，并以最大強度重新驅動下一段。DS92001還可以用作電平轉換器，因為它接受LVDS、BLVDS和LVPECL輸入。

視距探測

LOS引腳在設備正常運行（| 100 | mV≤VID≤| 2 | V）期間呈現邏輯高電平。當正常傳輸停止時，LOS引腳被斷言為低。當信號源被移除或關閉時（三態）。當輸入信號電壓（VID）小于| 10 |毫伏時，LOS引腳被斷言為低。對于正常操作，提供給B/LVDS輸入的上升和下降時間必須快于20納秒（20%到80%），以避免信號檢測丟失。典型的輸入躍遷在1-3納秒范圍內。在信號衰減的情況下（如有效信號到三態信號），斜率應該是單調的，以避免視線檢測中的小故障。

視距檢測-輸出低

電源去耦建議

旁路電容器必須用在電源引腳上。在電源引腳處并聯使用高頻陶瓷（建議采用表面貼裝）0.1μF和0.01μF電容器，最小值電容器最靠近設備電源引腳。印刷電路板上附加的分散電容器將改善去耦。應使用多個通孔將去耦電容器連接到電源平面。10μF（35V）或更大的固體鉭電容器應連接在電源和接地之間的印刷電路板上的電源入口點。

PC板注意事項

至少使用4個PCB板層（從上到下）：LVDS信號、接地、電源、TTL信號。

將TTL信號與LVDS信號隔離，否則TTL信號可能耦合到LVDS線路上。最好將TTL和LVDS信號放在不同的層上，這些層由電源/地平面隔離。

使驅動器和接收器盡可能靠近（LVDS端口側）連接器。

對于LLP封裝的PC板考慮，請參考應用說明AN-1187“無鉛引線框架封裝”。需要注意的是，優化信號完整性（將抖動和噪聲耦合降至最低），LLP熱接地墊是一個金屬（通常是銅）矩形區域，位于封裝下方，如圖12所示，應連接到地面，并與PCB上暴露的焊盤尺寸匹配（1:1比率）。

微分記錄道

使用與傳輸介質（即電纜）和終端電阻的不同阻抗匹配的受控阻抗軌跡。一旦差分對跡線離開IC，應盡可能靠近它們（短線的長度應小于10毫米）。這將有助于消除反射，并確保噪聲耦合為常見現象-模式。輸入事實上，我們已經看到，相距1mm的差分信號比相距3mm的跡線輻射的噪聲要小得多，因為磁場相消的痕跡越近越好。此外，在差分線路上產生的噪聲更有可能表現為接收器所發射的共模。

匹配跡線之間的電氣長度以減少歪。歪一對信號之間的相位差意味著信號之間的相位差，這會破壞差分信號的磁場抵消優勢，從而產生電磁干擾。對于不同的軌跡，不要僅僅依賴自動布線功能。仔細檢查尺寸以匹配不同的阻抗，并為差動提供隔離行。最小化線上過孔和其他不連續的數量。

避免90˚圈（這會導致阻抗不連續）。使用圓弧或45˚斜面。

在一對記錄道內，兩個記錄道之間的距離應最小化，以保持接收器的共模抑制。在印刷電路板上，該距離應保持恒定，以避免微分阻抗的不連續性。允許在連接點處出現輕微違規。

終止

使用與差分阻抗或傳輸線最匹配的終端電阻。對于點對點鏈路，電阻應在90Ω和130Ω之間。多點（中間驅動器）或多點配置通常在兩端終止。由于負載效應，終端值可能低于100Ω，并且在50Ω到100Ω的范圍內。記住，電流模式輸出需要終端電阻來產生差分電壓。

表面貼裝1%-2%的電阻是最好的。PCB存根、元件引線以及從終端到接收器輸入的距離應最小化。終端電阻器和接收器之間的距離應小于10毫米（最大12毫米）。

探測LVDS傳輸線

始終使用高阻抗（>100kΩ）、低電容（<2pf）示波器探頭，范圍寬（1GHz）。不恰當的探測會產生欺騙的結果。

故障保護功能

BLVDS接收器是一種高增益、高速設備，它將一個小的差分信號（30mV）放大到BLVDS輸出驅動電平。由于接收機的高增益和嚴格的閾值，應注意防止噪聲作為有效信號出現。

接收器的內部故障安全電路設計用于提供/吸收少量電流，為浮動、端接或短路的接收器輸入提供故障保護（高電平輸出電壓）。

1、終止輸入。如果驅動器斷開（電纜拔出），或驅動器處于斷電狀態，BLVDS輸出將再次處于高狀態，即使電纜100的末端也是如此Ω輸入端接電阻器。拔下的電纜可以成為一個浮動天線，可以接收噪音。如果電纜接收到超過10mV的差分噪聲，接收器可能會將該噪聲視為有效信號并進行切換。為了確保任何噪聲都被視為共模而不是差分，應該使用平衡互連。雙絞線電纜將提供比扁平帶狀電纜更好的平衡。

2、輸入短路。如果發生使接收器輸入短路的故障，從而導致0V差分輸入電壓，BLVDS輸出將保持在高狀態。短路輸入故障保護電壓范圍為0伏至2.4伏。

3、外部偏壓。外部低值上拉和下拉電阻器（用于更強的偏置）可用于在存在更高噪聲水平的情況下提高故障安全性。上拉和下拉電阻應在5k范圍內Ω至15kΩ使驅動器的負載和波形失真最小化的范圍。共模偏置點應設置為大約1.2V（小于1.75V），以與內部電路兼容。更多信息，請參考應用說明AN-1194“LVDS接口的故障保護偏置”。

物理尺寸英寸（毫米），除非另有說明。

　　安芯科創是一家國內芯片代理和國外品牌分銷的綜合服務商,公司提供芯片ic選型、藍牙WIFI模組、進口芯片替換國產降成本等解決方案,可承接項目開發,以及元器件一站式采購服務,類型有運放芯片、電源芯片、MO芯片、藍牙芯片、MCU芯片、二極管、三極管、電阻、電容、連接器、電感、繼電器、晶振、藍牙模組、WI模組及各類模組等電子元器件銷售。（關于元器件價格請咨詢在線客服黃經理：15382911663）

　　代理分銷品牌有：ADI_亞德諾半導體/ALTBRA_阿爾特拉/BARROT_百瑞互聯/BORN_伯恩半導體/BROADCHIP_廣芯電子/COREBAI_芯佰微/DK_東科半導體/HDSC_華大半導體/holychip_芯圣/HUATECH_華泰/INFINEON_英飛凌/INTEL_英特爾/ISSI/LATTICE_萊迪思/maplesemi_美浦森/MICROCHIP_微芯/MS_瑞盟/NATION_國民技術/NEXPERIA_安世半導體/NXP_恩智浦/Panasonic_松下電器/RENESAS_瑞莎/SAMSUNG_三星/ST_意法半導體/TD_TECHCODE美國泰德半導體/TI_德州儀器/VISHAY_威世/XILINX_賽靈思/芯唐微電子等等

免責聲明：部分圖文來源網絡，文章內容僅供參考，不構成投資建議，若內容有誤或涉及侵權可聯系刪除。